当内存“住进”芯片：AMD如何破解嵌入式设计的“不可能三角”

       如果你见过一位仪器工程师在巴掌大的电路板上反复腾挪，只为给几颗外置内存芯片再挤出几毫米空间；或者一位视频工程师守着8K直播画面，发现画面卡顿的元凶不是核心处理器，而是主板上那些细如发丝的内存走线——你就会理解，为什么今天的嵌入式系统设计，正在变成一场“螺蛳壳里做道场”的极限运动。

       设备越做越小，数据越跑越多，内存却越来越捉襟见肘。这不仅是某个工程师的焦虑，而是整个行业的集体困境。

       日前，AMD正式推出第二代Versal Premium MoP（Memory on Package，封装上内存）自适应SoC。这不是一次常规的芯片迭代，而是一次“内存搬家”：最高32GB的LPDDR5X被直接集成进芯片封装，在至多缩减60%板级面积的同时，把内存带宽推到了至高288GB/s。

       “多年来，系统架构师必须在所需的内存带宽与其项目实际能够承受的空间、功耗和生命周期之间做出取舍，” AMD自适应与嵌入式计算事业部产品管理和营销负责人Sumit Shah表示，“MoP 消除了上述权衡。”

       这句话背后，是嵌入式市场一场酝酿多年的技术路线转折。
01 从“供应焦虑”到“空间焦虑”

       过去两年，全球内存市场的新闻标题足以让任何采购经理失眠。《华尔街日报》警告内存芯片短缺正在挤压工业市场；CNBC报道称AI内存已售罄，引发价格空前飙升；BBC则预言，从手机到PC的一切设备在2026年都可能变得更贵。

       AI对DRAM的虹吸效应，让嵌入式客户面临供应受限、成本波动、供应商选择稀少的三重困境。但比“买不到”更棘手的，是“塞不下”。

       在媒体沟通会上，AMD自适应与嵌入式计算事业部高级产品管理经理Mike Rather展示了一张曲线图：从PC时代到Web 1.0，从4G到5G，再到今天的AI时代，嵌入式应用的内存需求增速始终跑在全球DRAM供应曲线之上。“更智能的系统需要更多内存，更小的系统需要更高集成度，”Mike指出，“当今的解决方案必须在占用更少空间的同时扩展内存。”
       这正是嵌入式设计的“不可能三角”：很难同时做到高性能、小尺寸、长寿命。传统板级外接内存占地方；高带宽内存（HBM）虽然性能强悍，但采用CoWoS硅中介层技术，制造工艺复杂，且主要面向数据中心。并且，它无法支持10至15年的嵌入式长生命周期，也难以通过0°C以下的工业级温度认证。也正因如此，AMD转而寻找一条更具可扩展性、更经济且更耐久的创新路径。

02 从CoWoS到MoP：一次“去中介层”的减法

       第二代Versal Premium MoP解决方案，本质上是一次巧妙的“减法”：去掉昂贵的硅中介层，改用有机基板直接把单片FPGA硅片与四颗兼容JEDEC标准的LPDDR5X组件封装在一起。

       Mike用一张截面图解释了这种变化：左侧的HBM方案里，FPGA硅片与HBM之间隔着一层中介层，需要数千条低功耗高速信号；而右侧的MoP方案中，LPDDR5X组件直接坐落在封装基板上，通过短连接与计算芯片相连。封装内部采用0.4mm间距实现高密度互联，而用户面对的仍是0.92mm的友好间距，电路板操作难度大幅降低。
       “这个方法有很多优势，”Mike表示，“制造方面更加简单，更加可扩展，而且还有供应链的优势。”

       这种架构选择带来了三个立竿见影的改变。

       第一，更小“身材”。与采用外部LPDDR5X的分立方案（例如2VP3602搭配八颗32bit器件，板级面积约107mm×74mm）相比，MoP器件（2VP3622搭配四颗64bit双通道组件）将板级占用面积缩减超过60%，整体尺寸可控制在55mm×57.5mm左右。这意味着以往难以实现的系统形态——PCIe半高半长（HHHL）加速卡、OCP 3.0 NIC、EDSFF等小型化规格，变得可行。

       第二，更快“上市”。 传统板级内存设计需要经历架构内存接口、元器件选型与认证、原理图布局、电源与信号完整性分析、板级验证等冗长环节。Mike在沟通会上直言：“使用我们的封装上内存，之前的架构设计和验证时间就可以节省下来，直接把产品放到电路板上，内存接口全部已经是可以用的，所以可以节省几个月的时间，更快地推向市场。”

       第三，更长“寿命”。 第二代Versal Premium MoP支持-40°C至110°C的工业级工作温度，并提供15年以上的生命周期支持。更重要的是，由于内存信号不再暴露于板级，MoP封装本身减少了物理攻击面；配合集成的DDR内存加密、PCIe 6.0的IDE（完整性与数据加密）特性，以及硬化400G高速加密引擎，它在不牺牲吞吐量的前提下，提供了从静态数据到传输数据的全链路保护。

03 四个场景：当MoP遇见真实世界

       参数终究要在场景中兑现价值。在AMD的路线图里，MoP瞄准了四个对“尺寸”和“带宽”同样敏感的市场。

       广播与专业音视频：把导播台装进更小的机箱

       在4K/8K直播、实时AI视频增强和IP交换（ST 2110）的场景里，设备商需要在紧凑空间内处理多路高码率视频流。32GB的封装内内存提供了充足的帧缓冲，288GB/s的带宽保证了帧精确切换和低时延处理。更重要的是，省去复杂的PCB内存布线后，电路板层数与成本得以降低。对竞争激烈的广电设备市场而言，这意味着可以把更多精力投入内容创新，而不是硬件调试。

       测试与测量：3U机箱里上演“生死时速”

       测试测量是一个“上市速度决定生死”的领域。MoP的55mm×57.5mm封装恰好能适配标准3U PXI机箱，让模块化仪器在有限空间内获得高通道数与深采集缓冲。Mike在沟通会上特别提到，这一领域的客户“非常注重迅速的上市时间，因为市场竞争非常激烈”。经过预验证的封装内存，省去了数月的板级接口设计，让示波器、分析仪、5G/6G无线测试仪和任意波形发生器（AWG）能够更快响应市场需求。

       网络与通信：OCP NIC的“寸土必争”

       在OCP 3.0 NIC等场景中，设备需要在极小空间内实现大型数据包缓冲、流表存储与数据迁移。通过硬集成的CXL 3.1，第二代Versal Premium MoP可与AMD EPYC处理器搭配，实现高速数据传输与CXL内存池化。一个有趣的细节是：通过CXL连接，CPU也可以直接访问MoP的内存空间，这为异构计算架构提供了更高的一致性效率。

       数据中心加速器：小身材的“算力外援”

       对于计算加速、定制AI网络和计算存储等场景，MoP并非要取代DDR5 RDIMM（后者仍通过VSVA3224封装支持最高512GB+的容量），而是提供了一种“中间路径”：在尺寸受限、带宽饥渴的节点上，用最小外形尺寸释放最大算力。

04 不是终点，而是新选项

       当被问及“成本”时，Mike没有给出一个简单的数字，而是换了一个更务实的视角来回答。

       “我们使用的是兼容JEDEC的器件，可以支持多供应商验证，这个技术在构建的过程当中也会更加简单。”在Mike看来，MoP的性价比不能只看芯片本身的标价——在内存供应紧张、价格波动剧烈的当下，能够自由选择供应商、不被单一货源绑架，本身就是一种巨大的成本优势。更何况，那些隐藏在项目预算深处的隐性支出，往往比芯片单价更“烧钱”：省去数月的高速内存接口验证周期，减少多层PCB的反复打样，规避因内存停产而被迫重新设计的风险……这些节省下来的时间和资源，很难在报价单上体现，却实实在在地降低了项目的总体拥有成本。

       从工程实践来看，预验证的封装内存意味着设计团队无需再为高速内存布线赌上数月的验证周期，也从根本上减少了因信号完整性问题导致反复流片的风险。对于生命周期动辄10到15年的嵌入式设备而言，这种“一次设计、长期稳定”的确定性，几乎等同于为产品路线图买了一份保险。Mike还透露，AMD正在扮演“内存需求集成者”的角色，与客户合作做长期需求预测，以缓解供应链波动带来的不确定性。

       值得一提的是，第二代Versal Premium非MoP器件现已出货，最高密度的2VP3602正在送样。MoP器件则将于2026年底开始提供样片，预计2027年下半年量产。工具链方面，AMD Vivado对非MoP器件的支持已就绪，MoP器件的软件支持将于2026年第三季度推出。

小结

       “内存的集成至关重要，”Mike在沟通会结尾总结道，“因为更智能的应用需要更多的内存，沉浸式的体验需要最佳的外形尺寸，使得创新永不止步。”

       第二代Versal Premium MoP的巧妙之处，在于它没有试图用单一方案解决所有问题，对于需要512GB以上容量的应用，DDR5 RDIMM仍是更优选择；对于追求极致灵活性的场景，外部LPDDR5X依然有其价值。但在那些“尺寸受限、带宽饥渴、生命周期漫长”的高性能嵌入式应用中，MoP提供了一条前所未有的路径：让内存“住进”芯片，把板级空间还给创新，把上市时间还给工程师。

       毕竟，当硬件不再成为创意的瓶颈时，真正的设计才刚刚开始。