Cadence的PCIe 6.0架构子系统实现了首轮PCI Express规范合规

       Cadence宣布，其基于台积电N3工艺实现的PCI Express®（PCIe®）6.0规范的PHY和控制器知识产权，在7月底举行的PCI-SIG®合规研讨会上取得了初步成功。此次研讨会标志着业界首次正式的PCIe 6.0规范合规测试活动，Cadence的x8子系统解决方案以64 GT/s的全PCIe 6.0规格速度进行了测试。

       完整的Cadence子系统解决方案，包括PHY和控制器，成功通过了所有官方PCIe 6.0合规规范测试，并列入PCI-SIG的集成商名单。

       Cadence硅解决方案集团高性能PHY研发副总裁Marc Loinaz表示：“PCI Express是AI/高性能计算数据中心和AI工厂的关键扩展互联，Cadence基于PCIe 6.0规范的子系统以业内最低功耗提供同级性能。”“这次首批合规成功验证了我们完整的PHY和控制器解决方案，并让客户对我们的技术完全互操作并准备上线有信心。”

       这一里程碑强调了早期生态系统协作在将新标准推向市场中的重要性。在正式合规研讨会前的几个月里，Cadence与PCI-SIG、测试设备供应商及行业合作伙伴密切合作，开展互操作性测试，以在正式评估前识别并解决潜在问题。

       Keysight Technologies网络数据中心总经理Brig Asay表示：“随着PCIe 6.0技术推动下一波AI和高性能计算系统的发展，严格的合规性和互操作性测试对于生态系统的成功至关重要。”“Cadence的首轮合规成就既体现了其PCIe 6.0子系统实现的质量，也体现了利用Keysight测试和测量解决方案进行全面验证的有效性。我们很高兴能够自信地支持行业领导者加快PCIe 6.0技术的部署。”

       PCI-SIG总裁兼主席Al Yanes表示：“Cadence是PCI-SIG的长期成员，致力于推动PCIe技术的普及。”“Cadence的PCIe 6.0合规里程碑在PCIe技术架构的持续进步中发挥了作用。”

       PCIe 6.0技术满足了人工智能和高性能计算系统中对高带宽连接日益增长的需求，该标准被用于加速卡、网络接口和存储设备。随着生态系统的成熟，该接口预计将在数据中心和人工智能基础设施中广泛应用，随后在汽车和企业系统中更广泛部署。

       Positron AI 的首席技术官 Thomas Sohmers 表示：“Positron AI 已授权 Cadence 的 SerDes 知识产权用于我们的 AI 推理加速芯片的 PCIe 6.0 规范。”“Cadence内置的PCIe 6.0子系统和强大的互操作性测试让我们有信心，PCIe 6.0接口能够满足变压器工作负载的高带宽连接需求。”

       Cadence PCIe 6.0 技术解决方案的关键功能包括：

       ● 集成芯片的 PHY 和控制器的完整子系统解决方案

       ● 基于ADC和DSP的均衡

       ● 固件优化的 SerDes 操作
       
       ● 多协议灵活性与支持

       ● 针对低功耗优化，包括支持最新的PCI-SIG工程变更通知（ECN）

       ● 台积电N3流程中x8配置认证

       PCI-SIG持续推进PCIe标准，以满足先进高性能计算和人工智能工作负载的需求。Cadence提供广泛的PCIe技术解决方案，最高可达PCIe 7.0规范。