Cadence设计系统公司（NASDAQ: CDNS）今天推出了Cadence® Incisive® Palladium® III 加速器/仿真器，这是业内具有最高性能的加速器/仿真器，应用于无线、图形、网络和消费市场的复杂硬件、软件和全套系统的验证和确认。Palladium III是业界第一个结合了高性能系统级验证自动化和验证管理、快速设计轮转，同时适合系统级芯片各个阶段设计及验证专家的硬件辅助验证解决方案。
此外，Palladium III还实现了与Cadence 企业系统级（ESL）验证解决方案全面结合。实现了所有工程设计和验证功能的硬件、软件和全系统确认的自动化和管理。
Palladium III 提供了相当于上一代产品两倍的运行时间性能，拥有在业内极其出众的调试环境。通过这一新系统，复杂的设计可以在将近2MHz的速度下进行，表现出比简单的仿真高一百万倍的性能。Palladium III建立于Cadence创新的基于处理器的加速技术，能够支持最多32位用户同时运作，并提供了仿真器市场最快的汇编速度，单工作站每小时编译能力可达3000万门，并且其容量的调整范围可以从每个域/用户180万门到整个系统的2.56亿门。
其它好处包括基于事务的加速和基于断言加速的系统范围的管理具备语言灵活性。这种灵活的环境在开发时就考虑到了范围广泛的用户，可让HDL、SystemC®、C/C++和e 测试平台或者外部设备能够高速互动，加速化设计以Verilog、System Verilog和/或者VHDL进行编写，而断言则以PSL、OVL和System Verilog进行编写。
“企业系统级验证解决方案对于我们的成功正变得越来越重要，我们需要继续努力缩短我们的整个验证周期。”QLogic公司首席工程师Tom Paulson说，将Palladium III与上一代产品相比，我们看到了汇编和运行时间性能方面有3～5倍的进化，大量调试的效率得以提升，在大吞吐量的情况下，能够有3～5倍的密集度。
推动了Cadence企业系统级验证解决方案
Palladium III是Cadence ESL验证解决方案的主要推动者，让约束驱动的、随机的系统级事件生成能够与硬件中运行的加速设计互动。用户能够在加速其系统级芯片设计和嵌入式处理器的同时，让嵌入式软件或硬件的随机测试自动化。Palladium III的用户还可以让全系统确认和硬件/软件协同验证过程自动进行，并对其进行分析，寻找故障，并以Incisive Enterprise Manager进行修正。
附加功能
Palladium III 提高了系统级调试的效率，加速了将波形信息从硬件上传到工作站的时间。该系统在无须重启系统或依靠外部界面的情况下，为所有信号提供了完全的互动可见度。基于事务的加速使用了新增的模型，叫做并行运作模式，能够在测试平台于工作站中运行的同时，让设计能够以最高仿真速度连续运行（自由运行）。该功能将线路内仿真与在Incisive Enterprise Simulator上运行的软件测试平台结合——为整个系统级验证过程结合或添加了一个透明层。
“我们的Palladium系列加速/仿真系统不断改善，为我们的客户提供了最高的验证效率。”Cadence设计系统公司验证加速部总经理兼高级副总裁Christopher Tice说，“Palladium III提供了无以匹敌的性能、出色的调试能力、快速的启动时间和紧凑的集成，为世界最复杂的电子系统带来了高级验证自动化和管理方法。”
上市时间
全新的Palladium III加速器/仿真器目前已经向客户提供了β测试版，将于2007年上半年量产推出。更多有关Palladium III的信息可在以下网址查询：www.cadence.com/products/functional_ver/acel_emul/pseries.aspx.
关于Cadence
Cadence公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2005年全球公司收入约13亿美元,现拥有员工约5200名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。
关于公司、产品及服务的更多信息，敬请浏览公司网站 www.cadence.com.cn
