AMD、英特尔、英伟达如何“喂饱”其内核

AMD谈到在最近推出的96核Epyc Genoa CPU上，他们遇到了现代计算面临的最大挑战之一。在过去的几年中，处理器变得更加强大，它们速度已经超过了为这些内核提供数据的内存子系统的速度。

　　Gartner分析师Tim Harvey对The Register表示：“任何使用非常大内存占用的东西都需要大量的带宽来驱动内核。”“如果你随机访问这些数据，那你就会丢失很多缓存，所以能够非常快速地提取数据将非常有用。”

　　这绝不是一个新的现象，尤其是在高性能计算（HPC）工作负载中。我们的姊妹网站The Next Platform一直在跟踪计算能力与内存带宽的增长比率。

　　但是，虽然转向DDR5，4800MTps DIMM将比最快的DDR4的带宽提高50%，但是这本身并不足以满足AMD的96核Epycs。AMD的工程师们必须增加内存控制器的数量来弥补缺口。结合更快的DDR5，Genoa提供的内存带宽将达到Milan的两倍多。

　　这种方法并非没有代价。首先，添加更多通道需要为内存控制器提供更多的芯片空间。还必须考虑一些信令的问题，以支持连接到这些通道的大量DIMM。然后是将所有这些DIMM安装到传统机箱——特别是双插槽配置机箱中的物理挑战。

　　正因为如此，AMD可能至少会在未来几代产品中保持12个通道，转而依靠提高DDR5内存速度来提高带宽。

　　Micron预计在DDR5的生命周期内内存速度将达到8800MTps。在12通道系统中，这相当于大约840GBps的内存带宽。

　　Harvey表示：“DDR5的性能会随着时间的推移而提高，但我们在内核和内存带宽之间仍然会有巨大的缺口，并且很难解决这个问题。”

　　Optane继续存在

　　AMD解决这个问题的方法是将更多的内存控制器塞进芯片之中，并将更快的DDR5内存塞入系统，而英特尔在Xeon Max CPU上则采取了另一种方法，该芯片将为美国能源部延期已久的Aurora超级计算机提供动力。

　　这款以前被称为Sapphire Rapids HBM的芯片在56核第四代Xeon Scalable处理器中封装了64GB HBM2e内存，能够提供1TBps的带宽。

　　虽然从技术上说，你可以完全在HBM上运行芯片，但对于那些需要大量内存（比如存储大型自然语言模型）的人来说，英特尔支持两种配置的分层内存，这让人想起其最近被砍掉的Optane业务部门。

　　在英特尔的HBM平面模式下，任何外部DDR5都充当可单独访问的内存池。同时，在缓存模式下，HBM更像是DDR5的4级缓存。

　　后者对于某些用例来说可能很有吸引力，因为它是透明的，并且不需要对软件进行任何修改。尽管如此，Harvey还是认为如果它的效果类似于英特尔的Optane持久内存，HBM可能不会充分发挥作用。

　　他表示：“大多数时候，CPU擅长在指令级别进行缓存；它们不太擅长在应用程序级别进行缓存。”他补充表示，在平面模式下运行的芯片可能会很有希望，不过它需要软件供应商进行特殊处理。