Cadence与三星晶工深化2纳米和3D-IC合作，以满足快速增长的AI基础设施和物理AI需求

       多年协议扩展了三星晶圆第二代2nm节点上的内存、NVIDIA NVLink-C2C和先进接口IP，以及智能优化的GPU加速EDA和SDA流，应用于下一代AI基础设施和物理AI设计

       加利福尼亚州圣何塞和韩国首尔——Cadence（纳斯达克代码：CDNS）与三星代工今日宣布开发完整的内存与接口知识产权组合，并扩大对三星代2nm工艺技术的代理人工智能数字定制、3D-IC及系统设计与分析（SDA）流程认证。此次合作为数据中心、边缘和智能设备提供一个可签约的平台，支持下一代AI基础设施和物理AI设计。

       基于公司2025年宣布在多个三星晶圆节点（包括第二代2nm）上获得认证的Cadence工具和IP的基础，这项新的多年协议进一步拓展了Cadence®的内存与接口IP组合，包括支持NVIDIA NVLink-C2C的互连和CUDA-XGPU加速库，涵盖高速SerDes、PCIe®、UCIe®及所有主流第二代2nm内存接口。它还深化了认证Cadence流程的实现，使生态系统合作伙伴能够以更高性能、更低功耗和更快的流片时间实施大型人工智能、高性能计算和先进系统设计。

       Cadence硅解决方案集团高级副总裁兼总经理Boyd Phelps表示：“AI基础设施和物理AI正推动行业进入先进的节点和3D-IC设计，这些设计对容量、集成度和签署信任度都高得多。”“在我们与三星代工合作的下一阶段，我们为联合客户提供了一个经过生产验证的平台，以更快地将下一代人工智能和高性能计算系统推向市场。”

       三星电子执行副总裁兼晶圆设计平台开发负责人申钟信表示：“客户越来越被三星代工的第二代2nm工艺吸引，打造前沿AI设计设计，这些设计必须跟上AI基础设施和新兴物理AI应用爆炸式增长的需求。”“我们扩展的Cadence合作伙伴关系为我们打造了一个强大的半导体和3D集成电路平台，配备先进的内存、接口IP和AI优化流程，实现卓越的性能、效率和创新。”

三星代工2nm处理器上的代理式AI EDA/SDA平台与3D-IC设计

       Cadence与三星Foundry为第二代2nm工艺提供全面的认证流程，包括Cadence的Innovus实现系统（Innovus™）用于数字实现，Virtuoso® Studio用于模拟和定制设计，Integrity™ 3D-IC平台用于完整3D-IC系统规划与实现，Voltus™ IC功率完整性解决方案用于功率完整性和系统级功率分析，以及Quantus™提取解决方案和Tempus™定时解决方案用于签署。

       Cadence支持了第二代2nm设计的关键功能，包括Innovus系统和Genus™ Synthesis Solution在位置和路径流中的故障功耗优化，以及智能分层流，以实现最佳性能、功耗和面积（PPA）和周转时间（TAT）。

       三星3D Cube-H设计支持完整的系统规划、实施和签核流程，涵盖混合铜键合（HCB）技术，包括Cadence Cerebrus®智能芯片探索器、Integrity 3D-IC、Innovus实现、Voltus IC功率完整性（ERA）和Pegasus™验证系统。它包含硅介质器自动路由和优化，确保分析、签约和验证之间的紧密连接，Tempus和Pegasus解决方案提供可信且可靠的签约。

推动NVLink-C2C互联，推动下一代AI基础设施的发展

       NVIDIA 利用 Cadence 和三星 Foundry 扩展的先进节点和 3D-IC 平台，通过 NVIDIA NVLink-C2C 和 CUDA-X GPU 加速能力，实现高带宽互联——这些基础技术为下一代加速计算系统提供动力，并增强更广泛生态系统生产高性能 AI 半导体的能力。

       “随着AI工作负载的规模化和系统架构的日益严苛，半导体生态系统依赖能够跟上先进节点模拟和设计复杂性的工具和平台，”英伟达计算工程副总裁兼总经理蒂莫西·科斯塔表示。“通过利用Cadence在三星Foundry第二代2nm平台上GPU加速的设计流程，我们正在优化下一代AI架构和高带宽互连的性能与交付。”

启用Ambarella下一代边缘AI平台

       Ambarella正在开发下一代2nm边缘AI平台，以拓展其在高性能、超低功耗AI感知和物理AI系统系统的领导地位，涵盖机器人、无人机、自主机器及先进传感应用的智能边缘系统。

       Ambarella首席运营官Chan Lee表示：“Ambarella的边缘AI战略专注于实现行业领先的每瓦性能、可扩展的AI加速以及在最先进工艺节点上的强大多传感器处理。”“我们与Cadence和三星Foundry合作，为下一代2nm边缘AI平台提供PCIe 5.0 IP协议，这对于解决该节点的设计、验证和制造复杂性至关重要。拥有一个已签字、协同优化的知识产权和工具解决方案，加上稳健且经过生产验证的设计套件和PDK，使我们的团队能够自信前进，降低风险，并专注于加速低功耗AI感知、物理AI和智能边缘计算的创新。”

       Cadence与三星Foundry将在三星先进晶圆体系（SAFE）2026活动中重点展示他们加强的合作伙伴关系和设计赋能，活动包括技术讲座和演示，展示针对GPU加速AI工作负载的第二代2nm和3D-IC设计流程。