Cadence推出合作伙伴生态系统，加速芯片组上市时间

       与三星Foundry、Arm等公司的战略合作，使Cadence能够基于Cadence物理AI芯片组平台，提供预验证的芯片组解决方案

       加利福尼亚州圣何塞——Cadence（纳斯达克代码：CDNS）今日宣布推出芯片组规格到封装零件生态系统，旨在降低工程复杂性，加快面向物理人工智能、数据中心和高性能计算（HPC）应用芯片组开发客户的上市时间。加入Cadence的首批知识产权合作伙伴包括Arm、Arteris、eMemory、M31 Technology、Silicon Creations和Trilinear Technologies，以及硅分析合作伙伴proteanTecs。为了降低风险并简化客户采纳，Cadence正与三星代工合作，开发Cadence物理AI芯片组平台的硅基原型演示，包括三星代工SF5A工艺上预集成的合作伙伴知识产权。®        Cadence的芯片组规格到封装零件生态系统降低了工程复杂性，加快了面向物理AI、数据中心和高性能计算应用芯片组开发客户的上市时间。

       Cadence的芯片组规格到封装零件生态系统降低了工程复杂性，加快了面向物理AI、数据中心和高性能计算应用芯片组开发客户的上市时间。

       延续长期的紧密合作，Cadence与Arm正携手加速物理和基础设施AI应用领域的创新。Cadence将利用先进的Arm Zena®™计算子系统（CSS）及其他关键知识产权，以增强Cadence的物理AI芯片集群平台和芯片框架。由此产生的新Cadence解决方案满足了汽车、机器人和无人机等下一代边缘AI处理的严苛需求，以及基于标准的I/O和内存芯片组在数据中心、云和高性能计算应用中的需求。这些联盟降低了工程复杂性，为客户提供了低风险的先进芯片组采用路径，并为更智能、更安全、更高效的系统铺平了道路。

       Cadence计算解决方案集团副总裁David Glasco表示：“Cadence全新的芯片组生态系统代表了芯片组赋能的一个重要里程碑。”“多芯片和芯片组架构在设计复杂性日益加剧的背景下，对于实现更高性能和成本效益变得越来越关键。Cadence的芯片组解决方案优化成本，提供定制灵活性并实现配置性。通过结合我们丰富的知识产权和SoC设计专长，以及我们强大合作伙伴生态系统中预集成和预验证的知识产权，Cadence正在加速芯片组解决方案的开发，帮助客户降低风险，更快实现芯片组的目标，更有信心。”

       Cadence构建了基于规范的自动化，生成芯片组框架架构，结合了Cadence的IP和第三方合作伙伴IP以及芯片组管理、安全和功能，所有这些都由先进软件支持。生成的EDA工具流使得与Cadence Xcelium无缝模拟成为可能™逻辑模拟器与Cadence Palladium Z3企业仿真平台的模拟，而物理设计流程则采用实时反馈，实现高效的布置和布置周期。最终产生的芯片组架构符合标准，以确保芯片组生态系统中的广泛互作性，包括遵循Arm芯片组系统架构及未来的OCP基础芯片组系统架构。Cadence的通用芯片互连快车®™（UCIe™）IP 提供行业标准的单片连接，而全面的 IP 协议组合则支持快速集成 LPDDR6/5X、DDR5-MRDIMM、PCI Express （PCIe） 7.0 和 HBM4 等前沿接口。