AMD Spartan UltraScale+ FPGA开始量产出货

       AMD很高兴宣布，Spartan™ UltraScale+™成本优化型系列的首批器件现已投入量产！三款最小型的器件——SU10P、SU25P和SU35P，已开放订购，并在AMD Vivado™设计套件2025.1中提供量产器件支持。

       AMD成本优化型产品组合中的这一新品专为需要高I/O、低功耗和先进安全功能的成本敏感型边缘应用而设计，为业经验证的UltraScale+™ FPGA和自适应SoC产品组合带来了现代化的连接、后量子密码等功能。

       三款最低密度器件的首次量产出货，标志着面向中低端市场供货成熟的小型FPGA解决方案这一重要里程碑。
 
为快速上市奠定坚实基础

       寻求成本优化、紧凑型FPGA的工程师也希望拥有简单易用性并快速上市。他们需要可编程逻辑、高I/O、强大的安全性以及一流的可靠性。他们还需要能够提供一键式时序收敛和快速调试功能的工具。最重要的是，他们需要一条低风险的市场路径。Spartan UltraScale+ FPGA由行业领导企业1采用业经验证的UltraScale+技术打造，正能满足这些需求。

       针对Spartan UltraScale+ FPGA，AMD以其成熟的UltraScale+ FPGA架构着手，该架构提供了性能与低功耗的出色平衡，以及长产品生命周期。在连接性方面，Spartan UltraScale+ FPGA结合了高密度输入/输出（HDIO）以实现丰富的3.3V I/O支持，同时还有新的高速XP5IO，并提供与前几代AMD成本优化型FPGA相比更高的I/O与逻辑比2，这些均由高性能和低功耗架构提供支持。设计人员还可以实现快速设计收敛和跨项目的轻松复用，因为AMD Vivado设计套件支持超过160款AMD FPGA和自适应SoC。在一些应用中，用户可以实现一键式时序收敛，从而快速完成设计迭代。对于需要更高性能的机器视觉、工业和医疗应用，Spartan UltraScale+ FPGA能提供更高的速率等级。

针对成本敏感型应用的新功能

       在此业经验证的基础上，Spartan UltraScale+ FPGA还为AMD成本优化型产品组合带来了多项新进展：

       ●采用NIST认证算法的后量子密码硬IP，提供一流的安全性。这不仅实现了安全的器件配置，还支持用户访问专用密码资源，包括真随机数生成器（TRNG）、物理不可克隆函数（PUF）、安全散列等；

       ●面向LPDDR4X/5的集成内存控制器在32位接口上支持至高4266 Mb/s，可节省至高15 kLC，使设计人员能够转向更小的器件并进一步降低功耗和成本；

       ●新的XP5IO类别支持至高1.8 Gb/s的低电压差分信号（LVDS）、3.2 Gb/s MIPI D-PHY和其他高速差分接口；

       ●符合标准的PCIe® Gen4硬核IP，支持端点和根端口应用；

       ●支持8线SPI接口，从外部闪存实现更快的配置和数据传输速率。

       如同其他AMD成本优化型器件一样，免费的AMD Vivado设计套件标准版也包含对Spartan UltraScale+ FPGA的支持，支持在单一工具中完成从仿真到验证的所有工作。即刻下载Vivado设计套件并着手开始吧！